採用台積電先進製程開發 ASIC，首要挑戰在於極高的晶圓代工報價與研發門檻，這直接壓縮了設計商的毛利空間。隨著製程邁向 3 奈米甚至 2 奈米，光罩費用與 IP 授權支出大幅攀升，加上 CoWoS 等先進封裝產能吃緊帶來的溢價，使得 ASIC 必須具備極高的運算效率，才能抵銷硬體成本。此外，台積電強大的議價能力讓客戶面臨轉嫁成本壓力，若無法在量產規模取得優勢，廠商恐陷入「營收成長、毛利萎縮」的困境，這也是為何業者積極與 CSP 大廠合縱連橫，以分攤開發風險並確保獲利。
解鎖更多問題
科技新報粉絲團
加入好友
訂閱免費電子報